De ferro-elektrische FET: een transistor met een geheugen
Ferro-elektrische materialen zijn opgebouwd uit kristallen die een spontane elektrische polarisatie vertonen. Deze polarisatie kan worden omgekeerd door een extern elektrisch veld aan te leggen. Wanneer dat gebeurt, dan richten de elektrische dipolen (die in de kristalstructuur van het ferro-elektrisch materiaal worden gevormd) zich volgens de richting van het veld. Nemen we het veld weg, dan behouden ze hun polarisatietoestand. En dat geeft het materiaal een niet-vluchtig karakter in tegenstelling tot DRAM geheugens (dynamic random access memories) die frequent moeten herschreven worden. De verhouding tussen het aangelegde elektrische veld en de polarisatielading is evenwel niet-lineair, waardoor de polarisatie-spannings-grafiek de vorm heeft van een hysteresis-lus.
Onderzoekers bekijken al geruime tijd of ze ferro-elektrische materialen kunnen inzetten voor geheugentoepassingen. Zo zou het ferro-elektricum dienst kunnen doen als diëlektrisch materiaal in de condensator van DRAM-achtige geheugens. Een andere mogelijkheid is het diëlektrisch materiaal in de poortstructuur van een transistor te vervangen door een ferro-elektrisch materiaal. Zo kan een niet-vluchtige ‘geheugentransistor’ gecreëerd worden: de ferro-elektrische veldeffecttransistor of FeFET (ferroelectric field effect transistor).
Figuur 1: Het diëlektrisch materiaal in de poort van een veldeffect transistor vervangen door een ferro-elektrisch materiaal geeft de transistor een niet-vluchtig karakter: afhankelijk van de polarisatierichting in die laag zal de transistor al dan niet een kanaal vormen tussen de source en de drain. Polarisatie vindt plaats door een voldoende hoge spanning aan de poort te leggen.
De polarisatietoestand van de (nu ferro-elektrische) poortisolator beïnvloedt de drempelspanning van de transistor, zelfs wanneer er geen spanning over de poort staat. Zo zitten de binaire toestanden als het ware gecodeerd in de drempelspanning van de transistor. Om de geheugencel te schrijven, leggen we een spanningspuls aan over de poort. Hierdoor verandert de polarisatietoestand van het ferro-elektrisch materiaal, en daardoor ook de drempelspanning. Zo zal een positieve puls de drempelspanning verlagen en de cel in de ‘ON’-toestand brengen. De geheugencel kan uitgelezen worden door de afvoerstroom van de FeFET te meten. De manier waarop het geheugen werkt, lijkt sterk op de werking van de NAND-Flash-geheugencel. Hier worden elektronen in en uit een vlottende poort (of floating gate) geduwd, wat de drempelspanning van de vlottende-poorttransistor op een gelijkaardige manier beïnvloedt.
Figuur 2: De geleiding tussen source en drain in de vlottende-poort (floating-gate) transistor wordt geregeld door de plaatsing van elektronen op een vlottende poort via een tunnelling mechanisme. In de ferro-elektrische FET nemen de dipolen de rol van de elektronen over. In beide gevallen wordt er een verschuiving van de drempelspanning bekomen, d.i. de spanning waarbij de transistor aanschakelt. Deze verschuiving noemt men het ‘geheugenvenster’.
Van droom naar werkelijkheid...
Het idee om een ferro-elektrisch geheugen te maken, bestaat al meer dan 50 jaar. Dit geheugentype wordt dan ook als ideaal beschouwd: het vraagt weinig energie, is niet vluchtig en kan heel snel schakelen tussen twee toestanden. Maar de uitdaging ligt in de complexiteit van de ferro-elektrische materialen. Aanvankelijk gebruikten onderzoekers ferro-elektrische materialen die thuishoren in de perovskieten-familie zoals bijvoorbeeld lood-zirconaat-titanaat (PZT). Maar het conform neerzetten van deze materialen in dunne laagjes bleek een hele uitdaging. De PZT-materialen hebben daarenboven ook een erg hoge diëlektrische constante (grootteorde 300) en dat bemoeilijkt hun integratie in een functionele transistor.
Door de recente ontdekking van een ferro-elektrische fase in hafnium-oxide (HfO2) kreeg de interesse in dit geheugenconcept een nieuwe boost. HfO2 is immers goed bekend in de halfgeleiderindustrie en is een pak minder complex dan PZT. Onderzoekers ontdekten een orthorhombische kristalfase – de ferro-elektrische fase – die gestabiliseerd kan worden door HfO2 te doperen met bijvoorbeeld silicium (Si). In vergelijking met PZT heeft HfO2 een lagere diëlektrische constante (orde 20) en kan het ook gemakkelijker op een conforme manier in dunne laagjes worden neergezet. Het is een gekend materiaal dat al jaren dienstdoet als diëlektrisch materiaal in de poortstructuur van transistoren in rekenchips. Door dit CMOS-compatibel materiaal op een gepaste manier te modificeren, kan de ‘logische’ transistor omgevormd worden tot een niet-vluchtige FeFET geheugentransistor.
... en van planair naar verticaal
Goed-werkende FeFETs in tweedimensionale, vlakke architecturen konden al met succes worden aangetoond. Maar de mogelijkheid om conforme lagen van HfO2 te maken, opent de deur naar verticale varianten. Dat kan bijvoorbeeld door het ferro-elektrisch materiaal op een verticale ‘muur’ aan te brengen en de transistoren in de derde dimensie te stapelen.
Deze 3D-FeFETs hebben in sommige opzichten voordelen ten opzichte van de 2D-FeFETs. Eén ervan heeft te maken met de polykristallijne aard van het HfO2 diëlektricum. Willen we de geheugendichtheid van de 2D-FeFETs verder vergroten, dan moeten we hun afmetingen verder kunnen verkleinen. Maar daarmee beperken we ook het aantal kristallijne korrels in de HfO2-laag. Niet al deze korrels hebben eenzelfde polarisatierichting, en dat beïnvloedt hun respons op een extern elektrisch veld. Hoe kleiner het aantal korrels, hoe groter de variabiliteit. Door 3D te gaan, wordt deze beperking alvast in de derde dimensie opgeheven.
Verticale FeFET-technologie is ook compatibel met een 3D-NAND-achtig fabricageproces. 3D-NAND-Flash is vandaag het belangrijkste medium voor de opslag van grote hoeveelheden data. Het is relatief goedkoop en niet vluchtig, maar heeft een complexe structuur en werkt relatief traag. Dit geheugen wordt vandaag (o.a.) gebruikt in USB sticks, smartphones en solid-state drives (SSD). De overgang van 2D (Fig. 2) naar 3D Flash (Fig. 3) was noodzakelijk omdat het aantal elektronen in 2D te klein werd om nog voldoende betrouwbaar te kunnen werken.
Figuur 3: Schematische voorstelling van een 3D-NAND-Flash-structuur (BL=bitlijn; WP=woordplaat; BSP=bodemselectplaat; SP=sourceplaat; TSL= topselectlijn). Elke cel wordt aangesproken door een specifieke combinatie van een BL en een TSL.
Verticale FeFETs zouden een aantal voordelen kunnen bieden tegenover de complexe 3D-NAND-Flash-geheugens. Ze zouden eenvoudiger te maken zijn, minder vermogen verbruiken en aanzienlijk sneller kunnen werken (tot 1000 maal toe). Anders dan 3D-NAND-Flash zouden we verticale FeFETs ook kunnen programmeren bij veel lagere spanningen (4V in vergelijking met 20V voor NAND), wat zou leiden tot een betere betrouwbaarheid en schaalbaarheid.
Opschalen van de geheugendichtheid
NAND-Flash-geheugens staan bekend om hun zeer hoge datadichtheid. Dat hebben ze te danken aan de mogelijkheid om 4 bits per geheugencel op te slaan. In de meeste traditionele geheugens kunnen geheugencellen zich in één van de twee binaire toestanden bevinden, waarbij ze één bit aan informatie opslaan. Industriële NAND-Flash-cellen zijn geëvolueerd van 1-bit-cellen tot cellen met twee, drie en zelfs vier bits per cel. Vier bits betekent dat de cellen zich in 16 discrete ladingstoestanden of niveaus moeten kunnen bevinden, per transistor. En daar is een groot geheugenvenster voor nodig.
Imec ziet drie manieren om ook de datadichtheid van FeFETs verder te vergroten, waardoor ze met NAND-Flash zullen kunnen concurreren. Ten eerste zou het geheugenvenster voor FeFETs (2 - 3V) voldoende moeten zijn om 2 bits per cel te programmeren, wat overeenkomt met vier ladingsniveaus in de transistor. Hiervoor is wel een stabiele drempelspanning vereist.
Ten tweede kan de celdichtheid worden verdubbeld door een geul-achtige architectuur te gebruiken om de transistoren te verbinden, met een transistor aan elke kant van de geul. In de huidige 3D-FeFET-ontwerpen, zoals in imecs ‘macaroni-NAND-architectuur’, is de controlepoort ontworpen als een ‘gate-all-around’-structuur (GAA). Dat betekent dat de poort het kanaal volledig omgeeft, wat het aantal transistoren (per laag) tot één beperkt. Deze GAA-structuur is nodig in NAND-Flash-geheugens om een betere injectie van ladingen in de vlottende poort mogelijk te maken, maar is niet strikt noodzakelijk voor FeFETs. Imec onderzoekt daarom een alternatieve geul-achtige structuur, waarbij de transistoren ingebed worden in het zijvlak van de geul – elk aan een tegenoverliggende kant. Met dit type structuur zou de cel-dichtheid kunnen worden verdubbeld en de variabiliteit tussen cellen kunnen worden verbeterd.
Figuur 4: In tegenstelling tot een traditionele 3D-NAND-structuur (boven) laat een geul-architectuur (onder) toe om de cel-dichtheid te verdubbelen.
En ten derde kunnen de afmetingen van de FeFET-geheugencel veel kleiner gemaakt worden. In een typische NAND-Flash-cel heeft de diëlektrische oxide-nitride-oxide (ONO)-laag een dikte van ongeveer 20nm. Maar verwacht wordt dat in een FeFET-cel de ferro-elektrische HfO2-laag tot 4nm dun kan worden gemaakt. En ook in de verticale richting kunnen de woordlijnen veel dichter bij elkaar geplaatst worden. Dat is een gevolg van de lagere werkingsspanning van FeFET ten opzichte van NAND-Flash.
De 3D-FeFET vandaag: 3V geheugenvenster, dubbele celdichtheid
Sinds een aantal jaren werken onderzoekers bij imec aan 3D-NAND-achtige verticale FeFETs. Voor hun onderzoek gebruiken ze de expertise die ze opbouwden bij de ontwikkeling van 3D-NAND-Flash-technologie, en kunnen ze terugvallen op de kennis die ze opdeden bij vroeger onderzoek naar PZT-gebaseerde ferro-elektrische geheugens. In 2016 startte imec een industrieel affiliatieprogramma rond verticale FeFETs, waarin samen met industriële partners gewerkt wordt aan de ontwikkeling van deze geheugens voor de chipindustrie.
In het kader van dat programma pakt het team de uitdagingen aan die te maken hebben met de fabricage, karakterisering, betrouwbaarheid en schaalbaarheid van de 3D-FeFET. Zo tracht het imec-team de nodige kennis op te bouwen rond het stabiliseren van de orthorhombische fase van HfO2, wat de ferro-elektrische fase is. Deze fase kan verkregen worden door de HfO2-laag te doperen met bijvoorbeeld Si. Dit brengt een mechanische spanning in de dunne laag, waardoor het kristal in de gewenste orthorhombische fase komt. Si is hierbij een goed doperingsatoom omwille van het beschikbare thermische budget: de temperatuur mag niet te hoog zijn om de ferro-elektrische fase te kunnen behouden. Maar het team kijkt ook naar andere doperingsatomen, en naar andere ferro-elektrische materialen.
In 2019 realiseerde imec een eerste functionele verticale HfO2-gebaseerde FeFET in een 3D-NAND-architectuur, waarin de NAND-eigen diëlektrische laag (ONO) vervangen werd door een Si-gedopeerde HfO2 laag (aangebracht met atoomlaagdepositie (ALD)). Poly-Si werd gebruikt als poortmateriaal, en amorf Si als geleidingskanaal.
Figuur 5: (Links) Schematische doorsnede van de 3D-FeFET met drie geheugencellen in serie; (rechts) transmissie-elektronenmicroscopie-doorsnede.
Als eerste stap naar een grotere geheugendichtheid is het team er onlangs in geslaagd om een functionele verticale FeFET te maken in een geul-achtige architectuur. Hiervoor pasten de onderzoekers de procesflow aan die ze gebruiken om 3D-NAND-Flash-geheugens te maken. De geul wordt hierbij geëtst in de lagen die de gestapelde woordlijnen (WL) vormen. Aan beide kanten van die geul worden FeFET-transistoren aangebracht. Voor deze teststructuur met drie poorten (aan beide kanten van de geul) konden de onderzoekers een geheugenvenster van 3V aantonen (na het aanbrengen van 100ns programmeer-/wis-pulsen), en een cycling-vermogen dat in de buurt komt van dat van Flash-geheugens. Het cycling-vermogen (of endurance) duidt hierbij op het aantal programmeer-/wis-cycli dat kan worden toegepast voor het geheugen onbetrouwbaar wordt.
Beoogde toepassingen: data-opslag en machine learning
De ontwikkeling van FeFETs staat nog in zijn kinderschoenen en het is nog te vroeg om te zeggen of en wanneer ze in productie zullen komen. Toch heeft dit veelbelovend geheugenconcept de interesse opgewekt van grote industriële spelers. Binnen het industriële landschap is het de rol van imec om het volledige potentieel van deze nieuwe technologie te onderzoeken en zijn industriële partners hierover te informeren.
Verwacht wordt dat FeFETs als ‘stand-alone’-geheugen een plaats zullen verdienen in de klasse van opslag-type geheugens (storage class memories, SCM). Hier helpen ze de kloof dichten tussen de snelle en vluchtige DRAM-geheugens enerzijds en de trage, niet-vluchtige NAND-Flash-geheugens met hoge geheugendichtheid anderzijds. FeFETs zijn niet vluchtig en hebben een aantal voordelen ten opzichte van NAND-Flash: ze kunnen sneller schakelen, zijn eenvoudiger te maken, verbruiken minder vermogen en kunnen werken bij veel lagere spanningen. Hoewel ze in termen van snelheid beter aanleunen bij DRAM, zullen ze door hun beperktere ‘cycling’-vermogen eerder naar de NAND-kant van de DRAM-NAND-gap worden geduwd (vergelijk 104 voor FeFET in vergelijking met 1012 voor DRAM).
Daarnaast is er interesse om de FeFET-geheugens in te zetten bij bepaalde toepassingen van machine learning die gebruik maken van ‘in-memory computing’. Hierbij voert het geheugen zelf belangrijke rekentaken uit. Momenteel worden hiervoor verschillende geheugentypes onderzocht, zoals Flash-geheugens, magnetische RAM-geheugens (MRAM), resistieve RAM-geheugens (RRAM), ‘phase-change memory’ (PCM), statische RAM (SRAM) en FeFET. De niet-lineaire karakteristiek van de FeFET en zijn hoge snelheid maken de technologie bijzonder aantrekkelijk voor toepassingen die gebruik maken van convolutionaire neurale netwerkmodellen voor ‘deep learning’. Voor dit soort toepassingen zien we waarschijnlijk planaire versies van de FeFET verschijnen.
Conclusie
Met de eerste demonstraties van FeFET-geheugens worden de beloftes rond deze technologie – een hoge schakelsnelheid, niet-vluchtigheid, een cycling-vermogen zoals dat van Flash-geheugens, een relatief lage programmeerspanning en vermogenverbruik – stilaan realiteit. Dit, in combinatie met de mogelijke routes naar een grotere geheugendichtheid maken de FeFET tot een veelbelovend alternatief voor 3D-NAND-Flash-geheugens, het huidige medium voor de opslag van grote hoeveelheden data.
Dit artikel komt uit het Nederlands Tijdschrift voor Natuurkunde, het blad van de Nederlandse Natuurkundige Vereniging. Zie ntvn.nl / nnv.nl voor meer informatie.
Meer weten?
- ‘Memory technology for the terabit era: from 2D to 3D’, Symp. on VLSI Technology, Kyoto, Japan, June 2017, invited, p. T24-25;
- ‘3D memories and ferroelectrics’, 2017 IEEE-IMW, Monterey, CA, invited, p. 92-94;
- ‘Vertical ferroelectric HfO2 FET based on 3D NAND architecture: towards dense low-power memory’, 2018 IEEE International Electron Devices Meeting (IEDM).
Geinteresseerd in deze papers? Vul dan het contactformulier in.
